# ION IMPLANTING LAYER FOR SIC SEMICONDUCTOR AND MANUFACTURING METHOD THEREFOR

Publication number: JP2002261041 Publication date: 2002-09-13

Inventor:

KIMOTO TSUNENOBU; SHIOMI HIROSHI;

MATSUNAMI HIROYUKI

**Applicant:** 

SHIKUSUON KK; KANSAI ELECTRIC POWER CO; SUMITOMO ELECTRIC INDUSTRIES; MITSUBISHI

CORP

Classification:

- international:

C30B29/36; H01L21/265; H01L21/28; H01L21/329; H01L21/336; H01L21/338; H01L29/12; H01L29/78; H01L29/812; H01L29/861; C30B29/10; H01L21/02; H01L29/02; H01L21/28; H01L21/329; H01L21/336; H01L21/338; H01L21/338; H01L29/78; H01L29/812; H01L29/861

- European:


Application number: JP20010060380 20010305 Priority number(s): JP20010060380 20010305

Report a data error here

#### Abstract of JP2002261041

PROBLEM TO BE SOLVED: To provide an ion implanting layer where the disturbance of crystal and the roughness of a crystal surface is reduced. SOLUTION: The ion implanting layer 2 of a SiC semiconductor 1 extends to the face of a plane direction having the off angle of an angle a within 10 deg. from the 03-38} face of 4H-type SiC.





#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-261041 (P2002-261041A)

(43)公開日 平成14年9月13日(2002.9.13)

(51) Int.Cl. <sup>7</sup>		識別記号		FΙ				テーマコート*(参考)			
H01L	21/265			H0	1 L	21/265		602A	4 G Ö 7 7		
		602		C 3	0 B	29/36		Λ	4M104		
C 3 0 B	29/36			H0	1 L	21/28		· A	5 F 1 O 2		
H01L	21/28					29/78		652T	5 F 1 4 0		
	29/78					21/265		Z			
		審查	·請求	未請求	請才	で で で で で で で で で で で で で で で で で で で	OL	(全 23 頁)	最終頁に続く		
(21) 出願番号		特願2001-60380(P2001-60380)	)	(71)	出願。	人 599012	835				
						株式会	社シク	スオン			
(22) 出顧日		平成13年3月5日(2001.3.5)		京都府京都市東山区下河原通八			通八坂鳥居前下				
						ル下河	原町46	3番地の1	グレーシイ京都		
						東山70	7号				
				(71)	山魔人	<b>ሊ</b> 000156	938				
						関西電	力株式	会社			
						大阪府	大阪市:	北区中之島3	丁目3番22号		
				(71)	出願。	<b>く 000002</b>	130				
						住友電	<b>筑工業</b>	株式会社			
						大阪府	大阪市	中央区北浜四	打目5番33号		
				(74)	代理》	<b>\ 100088</b>	155				
						弁理士	長谷	川 芳樹	(外3名)		
									最終頁に続く		


### (54) 【発明の名称】 SiC半導体のイオン注入層及びその製造方法

## (57)【要約】

【課題】 結晶の乱れ及び結晶表面の荒れを低減させた イオン注入層を提供する。

【解決手段】 本発明に係るSiC半導体1のイオン注入層2は、4 H型SiCの {03-38} 面から $10^\circ$  以内の角度 $\alpha$ のオフ角を有する面方位の面に広がっている。





#### 【特許請求の範囲】

【請求項1】 4 H型SiCの $\{03-38\}$  面から10°以内の角度 $\alpha$ のオフ角を有する面方位の面に広がっていることを特徴とするSiC半導体のイオン注入層。 【請求項2】 前記オフ角 $\alpha$ は、5°以内であることを特徴とする請求項1に記載のSiC半導体のイオン注入層。

【請求項3】 前記オフ角αは、3°以内であることを 特徴とする請求項1に記載のSiC半導体のイオン注入 層。

【請求項4】  $\{03-38\}$  面、又は $\{03-38\}$  面に対して約 $10^\circ$  以内のオフ角 $\alpha$ だけ傾いた面、を露出させたSiC単結晶からなる種結晶上に、4H型ポリタイプのSiC単結晶を成長させるSiC結晶成長工程と、

前記SiC結晶成長工程において成長されたSiC結晶 にイオンを注入するイオン注入工程と、

を備えることを特徴とするイオン注入層製造方法。

【請求項5】 前記SiC結晶成長工程において、 $\{03-38\}$  面から傾けれらるオフ角 $\alpha$ は、5° 以内であることを特徴とする請求項4に記載のイオン注入層製造方法。

【請求項6】 前記SiC結晶成長工程において、 $\{03-38\}$  面から傾けれらるオフ角 $\alpha$ は、 $3^{\circ}$  以内であることを特徴とする請求項4 に記載のイオン注入層製造方法。

【請求項7】 前記イオン注入工程によってイオンが注入されたSiC結晶を1000℃以下の温度によって熱処理するアニール工程を、さらに備えることを特徴とする請求項4~6のいずれか1項に記載のイオン注入層製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、SiC半導体のイオン注入層及びそのイオン注入層を製造するイオン注入層製造方法に関する。

[0002]

【従来の技術】近年、炭化珪素(SiC)あるいは窒化ガリウム(GAN)等の軽元素で構成される化合物半導体の研究が盛んに行なわれている。これらの化合物半導体は、軽元素によって構成されているため、結合エネルギーが強く、その結果、エネルギーの禁制帯幅(バンドギャップ)、絶縁破壊電界、熱伝導度が大きいことが特徴である。このワイドバンドギャップの特徴を活かした、高効率・高耐圧パワーデバイス、高周波パワーデバイス、高温動作デバイスが注目を集めている。これらの半導体デバイスは、イオン注入法によって製造される場合が多い。

[0003]

【発明が解決しようとする課題】しかしながら、従来の

SiC半導体は、{0001} 面に対する傾きが10° 以内の面方位を有するSiCにイオンを注入して製造さ れていたが、イオン注入工程においてSiC結晶が乱れ るという問題点があった。そして、イオン注入工程にお いて生じた結晶の乱れは、その後のアニール工程におい ても回復することが困難であった。イオン注入時の結晶 の乱れを最小にする手法として、加熱した試料にイオン を注入するホットインプランテイションと呼ばれる方法 が採用される場合もあるが、この方法では、イオン注入 装置の試料ホルダーを500℃程度の高温に均一に加熱 する必要があるので、汎用のイオン注入装置を使用する ことができない上、イオン注入の後に行なわれる結晶回 復のためのアニール工程において、1000℃を超える 温度で熱処理する必要があった。こうした熱処理は、予 期しない不純物の拡散をもたらすことがあり、また、プ ロセス途中で必要となる高温の処理は、プロセスの自由 度、デバイス設計の自由度を制限することとなる。さら に、高温処理により結晶表面が荒れるという問題点もあ

【0004】そこで、本発明は上記課題を解決し、結晶の乱れ及び結晶表面の荒れを低減させたイオン注入層、及びイオン注入層製造方法を提供することを目的とする。

[0005]

【課題を解決するための手段】本発明に係るSiC半導体のイオン注入層は、4H型SiCの {03-38} 面から10°以内の角度 $\alpha$ のオフ角を有する面方位の面に広がっていることを特徴とする。

【0006】このように、イオン注入層が(03-3 8)面から10°以内の角度αのオフ角を有する面方位 に広がることによって、結晶の乱れが少ないイオン注入 層を実現することができる。

【0007】また、上記SiC半導体のイオン注入層は、オフ角αは5°以内であることが好ましく、さらに、オフ角は3°以内であることが好ましい。イオン注入層が広がっている面の面方位が(03-38)面に近くなるほど、SiC半導体のイオン注入層の結晶の乱れが少なくなる。

【0008】本発明に係るSiC半導体製造方法は、 {03-38}面、又は{03-38}面に対して約1 0°以内のオフ角αだけ傾いた面、を露出させたSiC 単結晶からなる種結晶上に、4H型ポリタイプのSiC 単結晶を成長させるSiC結晶成長工程と、SiC結晶 成長工程において成長されたSiC結晶にイオンを注入 するイオン注入工程と、を備えることを特徴とする。 【0009】このようにSiC結晶成長工程において、

 $\{03-38\}$  面、又は  $\{03-38\}$  面に対して約10°以内のオフ角 $\alpha$ だけ傾いた面、を露出させたSiC 単結晶からなる種結晶上に4H型ポリタイプのSiC単結晶を成長させたSiC単結晶は、 $\{03-38\}$  面に

対する傾きが10°以内の面方位を有する。そして、こ のSiC単結晶に、イオン注入工程においてイオンを注 入することにより、結晶の乱れが少ないSiC半導体を 製造することができる。従来は、{0001}面に対す る傾きが10。以内の面方位を有するSiCにイオンを 注入することによって製造されていたが、 {0001} 面は六方最密面であることから、不純物イオンが注入さ れた場合に結晶がストレスを受ける。このため、イオン 注入によって結晶格子が大きく乱れる原因となってい た。発明者らは、SiCの面方位について鋭意検討した 結果、{03-38}面、及び{03-38}面に対す る傾きが10°以内の面方位がイオン注入の際のストレ スが少ない面であることを見出した。これは、{03-38) 面は、最密面から離れた面でありながら原子の結 合手が比較的周期的に現れている面であるためであると 考えられる。従来は、イオン注入工程における結晶の乱 れを最小限にするため、ホットインプランテーションを 呼ばれる手法が採用されていたが、本発明によれば室温 でイオン注入を行なっても、結晶の乱れを低減できるの で、従来のように高温処理を行なう必要がなく、結晶表 面が荒れるという問題を解消することができる。

【0010】また、上記SiC半導体製造方法は、SiC結晶成長工程において、 $\{03-38\}$ 面から傾けれらるオフ角 $\alpha$ は、 $5^\circ$ 以内であることが好ましい。さらに、オフ角は $3^\circ$ 以内であることが好ましい。すなわち、種結晶の表面が $\{03-38\}$ 面に近くなるほど、成長されるSiC半導体の結晶の乱れが少なくなる。

【0011】また、上記SiC半導体製造方法は、イオン注入工程によってイオンが注入されたSiC結晶を1000℃以下の温度によって熱処理するアニール工程を、さらに備えることを特徴としても良い。

【0012】本発明によれば、製造されたイオン注入層は結晶の乱れが少ないので、結晶を回復させるアニール工程における熱処理の温度を従来(1000℃)より低く設定することができ、結晶表面の荒れを低減したSiC半導体を実現できる。

#### [0013]

【発明の実施の形態】以下、図面と共に本発明に係るSiC半導体のイオン注入層及びイオン注入層製造方法の好適な実施形態について詳細に説明する。ここで、格子面の記号の説明をすると、負の指数については、結晶学上、"ー"(バー)を数字の上に付けることになっているが、明細書作成の都合上、数字の前に負号を付けることにする。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。

【0014】(第1実施形態)図1は、第1実施形態に係るイオン注入層2が形成されたSiC半導体1を示す図である。第1実施形態に係るイオン注入層は、窒素(N)イオンが注入されたn型層が4H型SiC層3の

{03-38} 面に広がっているイオン注入層2である。

【0015】第1実施形態に係るイオン注入層2の製造 方法について説明する。まず、4 HSiC (03-3) 8 の面方位を有する基板3にアルミ(A1)ドープp 型4HSiC層4をエピタキシャル成長させる。ここ で、用いる基板3は、改良レーリー法によって成長した インゴットをスライスし、鏡面研磨することによって作 製する。基板3は全てp型で、ショットキー障壁の容量 -電圧特性から求めた実効アクセプタ密度は5~8×1 0<sup>18</sup>/cm<sup>3</sup>、厚さは360~420µmである。CV D法によるp型SiC層4の主な成長条件は、以下の通 りである。導入する気体流量を、SiH4については 0.5sccm、C3H8については0.40sccm、 A1 (CH<sub>3</sub>)<sub>3</sub>については8×10<sup>-4</sup> sccm、H<sub>3</sub>に ついては3.0s1mとし、基板温度1520℃で90 分間成長させる。このような成長条件によって成長され たp型SiC層4のアクセプタ密度は6~8×10<sup>15</sup>/  $cm^3$ 、膜厚は $5\mu$ mである。

【0016】このようにして作製したp型SiC層4にNイオンを注入し、イオン注入層2を形成する。Nイオン注入は140keV、80keV、50keV、25keVの4段階で行い、総ドーズ量は5×10<sup>14</sup>~2×10<sup>16</sup>/cm²である。各注入エネルギーのドーズ比を0.48(140keV)、0.26(80keV)、0.18(50keV)、0.08(25keV)とすることによって、深さ約0.4 $\mu$ mのボックスプロファイルを形成する。イオン注入は室温、あるいは500℃で行い、注入イオン活性化のための熱処理はアルゴンガス雰囲気中で1000~1700℃、30分の条件で行う。

【0017】次に、上記製造方法によって製造されたイオン注入層2の特性について説明する。ここでは、  $\{03-38\}$  面方位を有するイオン注入層 (以下、「 $\{03-38\}$  面方位イオン注入層」という)2の特性を、 $\{0001\}$  面から8°のオフ角を有する面方位に広がるイオン注入層 (以下、「 $\{0001\}$  面方位イオン注入層」という)の特性と比較して説明する。  $\{0001\}$  面方位イオン注入層の製造方法は、上記した  $\{03-38\}$  面方位イオン注入層2の製造方法と基本的に同じであるが、p型SiC層4を成長させる際に導入する A1 ( $CH_3$ ) $_3$ の流量が2×10 $^{-4}$ sccmである点が異なる。

【0018】まず、イオン注入層の結晶性を評価するために、ラザフォード後方散乱(RBS)のチャネリング測定を行った。RBS測定は、エネルギー2.0MeVのHe $^{2+}$ イオンを用い、散乱角170°の条件で測定した。図2は、トータルドーズ量5×10 $^{15}$ /cm $^{2}$ の試料(室温注入、1500°Cのアニール前後)のRBSスペクトルを示す図である。注入直後の状態では{000

1 計 面方位イオン注入層、 {03-38} 面方位イオン 注入層2とも、表面近傍におけるチャネリング時の後方 散乱イールド (yield) がランダム散乱時のイールドと 一致しており、注入層がほぼ完全な非晶質になっている ことが分かる。1500℃のアニールを行った試料で は、結晶性が改善され、チャネリング時の散乱イールド (アラインスペクトル) がランダムスペクトルより低下 している。しかしながら、その結晶性回復の度合いには 大きな面方位依存性が見られた。 {0001} 面方位イ オン注入層では、1500℃のアニールを施してもアラ インスペクトルの散乱イールドはかなり大きく、注入層 領域(表面の約0.4 µm)ではランダムイールドの2 0~40%にも達する。したがって、{0001}面方 位イオン注入層では、アニール時の再結晶化が不十分 で、多くの結晶欠陥が残存することが分かる。実際、こ の試料を断面透過電子顕微鏡(TEM)観察によって分 析すると、再結晶化した4HSiC層の中に、3C-S iC粒が混在すること、またこの3C-SiC粒の周辺 では4HSiCも一部多結晶化し、多くの粒界や転位が 形成されていることが判明した。一方、 {03-38} 面方位イオン注入層2では、アニールによってチャネリ ング時の散乱イールドが非常に小さくなり(ランダム時 の1.2%)、未注入試料と同程度まで結晶性が回復し ていることが分かる。断面TEM観察でも、{03-3 8) 面方位イオン注入層2では、3C-SiCの混在や 粒界、転位の発生が観測されず、優れた再結晶化が進行 することが分かった。これは、{0001}面方位イオ ン注入層では再結晶化の過程で原子配列が一義的に決ま らないサイトが多数存在するために、原子のミスアライ メントが多く発生するのに対し、 {03-38} 面方位 イオン注入層2ではSiC特有の周期的ポテンンシャル が表面に現れているために、完全な非晶質からの再結晶 化であっても、非常にスムーズに、欠陥の発生を伴わな い再結晶化が進むためであると考えられる。

【0019】次に、イオン注入層の電気的性質をファン ·デア・ポー(van der Pauw)法によって評 価した。イオン注入層を約10mm角に切りだし、注入 層の電気的分離を行うために、その中央部8mm角が残 るよう反応性イオンエッチングによってメサ構造を作製 した。このメサ構造の4隅にニッケル(Ni:厚さ18 0 nm)を蒸着し、950℃、20分間の熱処理を行っ た。この試料のシート抵抗、キャリヤ密度、移動度をフ ァン・デア・ポー法、およびホール効果測定によって調 べた。図3は、室温、あるいは500℃の高温でNイオ ンを注入し、1500℃でアニールした試料のシート抵 抗の注入ドーズ量依存性を示す図である。 {0001} 面方位イオン注入層の場合、シート抵抗の最小値は室温 注入で710Ω/□ (ドーズ量: 8×10<sup>14</sup>/cm²)、 500℃の高温注入で420Ω/□ (ドーズ量:8×10  $^{14}/c$   $m^2$  ) である。特に、室温注入では、ドーズ量が

【0020】次に、ドーズ量を5×10<sup>15</sup>/cm<sup>2</sup>に固 定し、注入層における注入イオンの電気的活性化率のア ニール温度依存性を調べた結果を図4に示す。SiC中 のNドナーは室温において必ずしも完全にイオン化して 自由電子を供給していないので、ホール効果測定を室温 から300℃の高温まで行い、出払い領域のシートキャ リヤ密度をドーズ量で割った値を電気的活性化率と定義 した。図4から分かるように {0001} 面方位イオン 注入層では、アニール温度を1700℃まで上昇させて も活性化率はあまり高くならない。特に、室温注入の場 合には、活性化率が10%以下に留まっている。しかし ながら、{03-38}面方位イオン注入層2では、室 温注入でも、高い活性化率が得られることが分かる。室 温注入、1200℃アニールの試料でも84%という高 い活性化率を達成でき、1500℃アニールを施すこと によってほぼ100%の活性化率が得られる。ちなみ に、室温注入、1200℃アニールの試料で比較する と、 {0001} 面方位イオン注入層ではシート抵抗が 2230 Ω/□、 {03-38} 面方位イオン注入層2 ではシート抵抗が180Ω/□となり、一桁以上の改善 が見られた。 {03-38} 面方位イオン注入層2で は、再結晶化の速度が非常に速く、1200℃程度の比 較的低温でも良好な結晶性回復特性を示すものと思われ る。このように、{03-38} 面方位イオン注入層2 を用いると、低温プロセスで十分低抵抗のn型層を形成 でき、かつオーム性電極の接触抵抗率も低減できるの で、pinダイオードのカソード、MOSFET、ME SFETやJFETなどのn型ソース、ドレイン領域の 形成に有効であり、高性能SiCデバイスの実現につな

C半導体と同様に、基板に成長されたSiC層にイオン 注入層が形成されたものである。従って、ここでは、図 示は省略する。

【0022】第2実施形態に係るイオン注入層の製造方 法について説明する。まず、4HSiC {03-38} の面方位を有する基板にホウ素(B)ドープp型4HS iC層をエピタキシャル成長させる。ここで、用いる基 板は、改良レーリー法によって成長したインゴットをス ライスし、鏡面研磨することによって作製する。基板は 全てp型で、ショットキー障壁の容量-電圧特性から求 めた実効アクセプタ密度は6~8×1018/cm3、厚 さは380~420µmである。CVD法によるp型4 HSiC層の主な成長条件は、以下の通りである。導入 する気体流量を、SiH<sub>4</sub>についてはO.50scc ては $6 \times 10^{-6}$ sccm、 $H_2$ については3.0slm とし、基板温度1500℃で110分間成長させる。こ のような成長条件によって成長されたp型SiC層のア クセプタ密度は3~5×10<sup>15</sup>/cm<sup>3</sup>、膜厚は5µm である。

【0023】このようにして作製したSiCxピタキシャルウェーハにPイオンを注入し、イオン注入層を形成する。Pイオン注入は180keV、120keV、80keV、40keV、20keVの5段階で行い、総ドーズ量は $5\times10^{15}$  cm<sup>-2</sup>である。各注入エネルギーのドーズ比を0.42(180keV)、0.21(120keV)、0.10(40keV)、0.04(20keV)、0.10(40keV)、0.04(20keV)とすることによって、深さ約 $0.3\mu$ mのボックスプロファイルを形成する。イオン注入は室温、あるいは800で行い、注入イオン活性化のための熱処理はアルゴンガス雰囲気中で $100\sim1700$ で、30分の条件で行う。

【0024】次に、上記製造方法によって製造されたイオン注入層の特性について説明する。ここでは、  $\{0001\}$  面から8°のオフ角を有する面方位に広がるイオン注入層(以下、「 $\{0001\}$  面方位イオン注入層」という)の特性と比較して、  $\{03-38\}$  面方位を有するイオン注入層(以下、「 $\{03-38\}$  面方位イオン注入層」という)の特性を説明する。  $\{0001\}$  面方位イオン注入層の製造方法は、上記した  $\{03-38\}$  面方位イオン注入層の製造方法と基本的に同じであるが、p型SiC層を成長させる際に導入する $B_2H_6$ の流量が $2\times10^{-6}$ sccmである点が異なる。

【0025】イオン注入層の電気的性質をファン・デア・ポー(van der Pauw)法によって評価した。イオン注入層を約10mm角に切りだし、注入層の電気的分離を行うために、その中央部8mm角が残るよう反応性イオンエッチングによってメサ構造を作製した。このメサ構造の4隅にニッケル(Ni:厚さ180nm)を蒸着し、950℃、20分間の熱処理を行っ

t .

【0026】図5は、室温、あるいは800℃の高温で イオン注入を行ったイオン注入層のシート抵抗のアニー ル温度依存性を示す図である。シート抵抗はアニール温 度の上昇と共に単調に減少するが、そのシート抵抗の絶 対値に大きな面方位依存性が観測された。 {0001} 面方位イオン注入層の場合、高温注入、1600~17 00℃のアニールによって94~97Ω/□という低い シート抵抗が得られたが、室温注入ではアニール温度を 1700℃まで上げてもシート抵抗は285Ω/□まで しか低減できなかった。これに対して {03-38} 面 方位イオン注入層の場合は、室温注入、1200℃アニ ールでも102Ω/□、室温注入、1500℃アニール では67Ω/□という低い値が得られた。また、高温注 入によって得られた {03-38} 面方位イオン注入層 では、1200℃アニールによって56Ω/□という優 れた値を得た。このように、Pイオン注入の場合も、4 HSiC (03-38) 面を用いると、低い注入温度、 できることが分かった。これは、4 H S i C { 0 3 - 3 8)では、再結晶化の速度が非常に速く、比較的低温で も良好な結晶性回復特性を示すからであると考えられ

【0027】次に、前述のイオン注入層(10mm角) を用いてオーム性電極の接触抵抗率の評価を行った。注 入層表面に幅20μm、長さ200μmの短冊状の電極 を間隔10~200µmで配置し、TLM法によって電 極の接触抵抗率を測定した。図6は、図5に対応する接 触抵抗率の注入層アニール温度依存性を示す図 (電極の 熱処理は950℃で固定)である。接触抵抗率の面方位 依存性、注入温度あるいはアニール温度依存性は、図5 のシート抵抗と同様の傾向を示した。すなわち、 {00 01 ) 面方位イオン注入層の場合、1×10-6Ωcm² 程度の低い接触抵抗率を得るためには、高温注入と15 00℃以上の高温アニールが必要である。一方、{03 -38) 面方位イオン注入層では、室温注入の後、12 00℃以上のアニールを行えば1×10-6Ωcm<sup>2</sup>程度 の低い接触抵抗率が得られる。室温注入後、1500℃ アニールを行った {03-38} 面方位イオン注入層で は4×10<sup>-7</sup>Ωcm²という極めて低い優れた特性を得 た。これは、4HSiC {03-38} 面では上述のよ うに注入イオンの活性化率が高く、非常に高濃度のドー ピングが容易だからである。このように、4HSiC {03-38}面を用いると、低温プロセスで十分低抵 抗のn型層を形成でき、かつオーム性電極の接触抵抗率 も低減できるので、Pinダイオードのカソード、MO SFET、MESFETやJFETなどのn型ソース、 ドレイン領域の形成に有効であり、高性能SiCデバイ スの実現につながる。

【0028】(第3実施形態)第3実施形態に係るイオ

ン注入層は、アルミ(A1)イオンが注入されたp型層が4H型SiCの(03-38)面に広がっているイオン注入層である。第3実施形態に係るイオン注入層が形成されるSiC半導体の構造は、第1実施形態で説明したSiC半導体と同様に、基板に成長されたSiC層にイオン注入層が形成されたものである。従って、ここでは、図示は省略する。

【0029】第3実施形態に係るイオン注入層の製造方 法について説明する。まず、4HSiC {03-38} の面方位を有する基板に窒素(N)ドープn型4HSi C層をエピタキシャル成長させる。ここで、用いる基板 は、改良レーリー法によって成長したインゴットをスラ イスし、鏡面研磨することによって作製する。基板は全 て n型で、ショットキー障壁の容量一電圧特性から求め た実効アクセプタ密度は3~6×10<sup>18</sup>/cm<sup>3</sup>、厚さ は380~400µmである。CVD法によるn型4H SiC層の主な成長条件は、以下の通りである。導入す る気体流量を、SiH4についてはO.50sccm、 C<sub>3</sub>H<sub>8</sub>については0.66sccm、N<sub>9</sub>については3  $\times 10^{-4}$  sccm、 $H_2$  については3.0s1 mとし、 基板温度1520℃で90分間成長させる。このような 成長条件によって成長されたn型4HSiC層のドナー 密度は3~5×10<sup>15</sup>/cm³、膜厚は5µmである。 【0030】このようにして作製したSiCエピタキシ ャルウェーハにA 1イオンを注入し、イオン注入層を形 成する。Alイオン注入は180keV、120ke V、80keV、40keV、20keVの5段階で行 い、総ドーズ量は5×10<sup>15</sup> c m<sup>-2</sup>である。各注入エネ ルギーのドーズ比を0.42(180keV)、0.21 (120keV), 0.13 (80keV), 0.10 (40keV)、0.04(20keV)とすることに よって、深さ約0.3µmのボックスプロファイルを形 成する。イオン注入は室温、あるいは500℃で行い、 注入イオン活性化のための熱処理はアルゴンガス雰囲気 中で1000~1700℃、30分の条件で行う。

【0031】次に、上記製造方法によって製造されたイオン注入層の特性について説明する。ここでは、 $\{0001\}$  面から8°のオフ角を有する面方位に広がるイオン注入層(以下、「 $\{0001\}$  面方位イオン注入層」という)の特性と比較して、 $\{03-38\}$  面方位を有するイオン注入層(以下、「 $\{03-38\}$  面方位イオン注入層」という)の特性を説明する。 $\{0001\}$  面方位イオン注入層の製造方法は、上記した $\{03-38\}$  面方位イオン注入層の製造方法と基本的に同じであるが、 $n型4HSiC層を成長させる際に導入する<math>N_2$ の流量が $2\times10^{-3}sccm$  である点が異なる。

【0032】イオン注入層の電気的性質をファン・デア・ポー(van der Pauw)法によって評価した。イオン注入層を約10mm角に切りだし、注入層の電気的分離を行うために、その中央部8mm角が残るよ

う反応性イオンエッチングによってメサ構造を作製した。このメサ構造の4隔にチタン/アルミ (Ti: 厚さ20nm/A1: 250nm)を蒸着し、 $900 \mathbb{C}$ 、20分間の熱処理を行った。

【0033】図7は、室温、あるいは500℃の高温で 注入した試料の注入層のシート抵抗のアニール温度依存 性を示す図である。シート抵抗はアニール温度の上昇と 共に単調に減少するが、そのシート抵抗の絶対値に大き な面方位依存性が観測された {0001} 面イオン注入 層の場合、高温注入、1600~1700℃のアニール によって3200~3800 $\Omega$ / $\square$ というSiCとして は比較的低いシート抵抗が得られたが、デバイス応用を 考えると十分な値ではない。室温注入ではアニール温度 を1700℃まで上げてもシート抵抗は18000公/ □と非常に高く、高性能デバイスを作製する上で大きな 障害となる特性しか得られなかった。これに対して 10 3-38) 面方位イオン注入層の場合は、室温注入、1 200℃アニールでも2020Ω/□、室温注入、15 00℃アニールでは1240Ω/□という低い値が得ら れた。また、{03-38}面方位イオン注入層では、 高温注入を行うと、1200℃アニールによって108 OΩ/□という優れた値を得た。このように、A1イオ ン注入の場合も4HSiC {03-38}面を用いる と、低い注入温度、あるいは低いアニール温度で良好な 低抵抗p型層が形成できることが分かった。これは、4 HSiC {03-38}では、再結晶化の速度が非常に 速く、比較的低温でも良好な結晶性回復特性を示すから であると考えられる。

【0034】次に、前述のイオン注入層(10mm角) を用いてオーム性電極の接触抵抗率の評価を行った。注 入層表面に幅20μm、長さ200μmの短冊状の電極 を間隔10~200µmで配置し、TLM法によって電 極の接触抵抗率を測定した。図8は、図7に対応する接 触抵抗率の注入層アニール温度依存性(電極の熱処理は 900℃で固定)を示す図である。接触抵抗率の面方位 依存性、注入温度あるいはアニール温度依存性は、図7 のシート抵抗と同様の傾向を示した。すなわち、{00 01 ) 面方位イオン注入層の場合、5×10-6Ωcm² 以下の低い接触抵抗率を得るためには、高温注入と15 00℃以上の高温アニールが必要である。一方、{03 -38 面方位イオン注入層では、室温注入の後、12 00℃以上のアニールを行えば3×10-6Ωcm<sup>2</sup>以下 の低い接触抵抗率が得られる。室温注入後、1500℃ アニールを行った {03-38} 面方位イオン注入層で は8×10<sup>-7</sup>Ωcm²という極めて低い優れた特性を得 た。これは、4HSiC (03-38) 面では上述のよ うに注入イオンの活性化率が高く、非常に高濃度のドー ピングが容易だからである。このように、4HSiC 【03-38】面を用いると、低温プロセスで十分低抵 抗のp型層を形成でき、かつオーム性電極の接触抵抗率 も低減できるので、Pinダイオードのアノード、MO SFETやIGBTなどのp型ベース領域の形成に有効 であり、高性能SiCデバイスの実現につながる。

【0035】また、高ドーズイオン注入層の表面の平坦性を原子間力顕微鏡(AFM)により調べた。測定領域を $1\mu$ m~20 $\mu$ m角の間で変化させ、表面粗さをRm

s (二乗平均) で評価した。表1 は、測定領域 $10\mu$ m 角で比較した結果を示す表である。前述のように、A1 イオンをトータルドーズ量 $5\times10^{15}$  / c m $^2$ 注入して、アニールを行った。

[0036]

【表1】

#### SiC表面の二乗平均粒さ(rms値)

	成長層	注入直後	1200℃ アニール後	1500℃ アニ <i>ー</i> ル後	1700℃ アニール後		
(0001) 8" オフ面	0.34nm	0.36nm	1.48nm	2.27nm	6.81nm		
(0338)面	0.27nm	0.28nm	1.17nm	1.56nm	1.72nm		

(10 m×10 m領域)

【0037】 {0001} 面方位イオン注入層の表面ではRms値が0.26nm、{03-38} 面方位イオン注入層の表面ではRms値が0.16nmとなり、

【03-38】面方位イオン注入層の方が少し小さい値が得られ、表面の平坦性に優れることが分かる。このRms値は注入直後の状態でもほとんど変化しないが、アニール後には変化が見られた {0001} 面方位イオン注入層の場合には、低抵抗層を形成するためには、1500℃以上の高温アニールが必要となるが、このような高温アニールを行うと、表面に幅0.3~0.7μmのマクロステップが形成され、表面の平坦性が悪化した。

クロステップが形成され、表面の平坦性が悪化した。 {0001} 面方位イオン注入層で最も低いシート抵抗 が得られた高温注入、1700℃アニールの試料では、 光学顕微鏡では鏡面を保っているものの、AFMではR ms値が6.8nmまで増大し、明らかな表面荒れが観 測された。高温の熱処理時におけるマクロステップの形 成は、SiC {0001} オフ面が表面エネルギーを低 減させるために生じる面固有の現象であり、完全に抑制 することは容易ではない。一方、{03-38}面方位 イオン注入層の場合には、低抵抗p型層が得られる室温 注入、1200~1500℃アニールの試料でもRms 値は1.2~1.6 nmと小さい。1700℃の高温アニ ールを行っても、Rms値は1.8nmに留まってい る。これは4HSiC {03-38} 面ではオフ角を導 入していないので、表面エネルギーの低い面が既に現れ ており、マクロステップの形成などによって表面エネル ギーを下げる必要がないからであると推測される。この ように、4HSiC (03-38) 面では高温の熱処理 を行っても表面の平坦性が維持されることは、デバイス の性能向上に有効である。例えば、ショットキー障壁/ SiC界面の平坦性が維持されるので、漏れ電流の少な い良好な特性が期待される。また、酸化膜/SiC界面 の平坦性もよいので、酸化膜の絶縁特性が向上する、界 面のキャリヤ散乱が低減されてMOS構造のチャネル移 動度が向上する、という効果が期待される。

【0038】以下、本発明に係るイオン注入層を適用した様々な半導体デバイスのデバイス特性について説明する。

【0039】(第1適用例)イオン注入層を適用した第1の例は、ショットキーダイオードである。本発明に係るイオン注入層を適用して、図9に示すショットキーダイオード10を製造した。ショットキーダイオード10の製造方法について説明する。

【0040】デバイス作製に用いた基板11は、改良レ ーリー法によって成長したインゴットをスライスし、鏡 面研磨することによって作製した。基板11は全てn型 で、ホール効果測定によって求めたキャリヤ密度は8~ 9×10<sup>18</sup> c m<sup>-3</sup>、厚さは160~210μmである。 このデバイスでは縦方向に電流を流すため、基板11の 抵抗を下げ、かつ薄い基板11を用いるのが有効であ る。この基板11の {03-38} 面上に、CVD法に よって窒素ドープn型SiC層12をエピタキシャル成 長した。n型SiC層はバッファ層12aとドリフト層 12bからなり、バッファ層12aはドナー密度1~5  $\times 10^{17}$ /cm³、膜厚は $2\mu$ m、ドリフト層12bは ドナー密度6~8×10<sup>15</sup>/cm<sup>3</sup>、膜厚は12μmで ある。CVD法によるバッファ層12aの主な成長条件 は、以下の通りである。導入する気体流量を、SiH4 については0.30sccm、C3H8については0.3 Osccm、N2については1×10-2sccm、H2に ついては3.0s1mとし、基板温度1550℃で45 分間成長させる。また、CVD法によるドリフト層12 bの主な成長条件は、以下の通りである。導入する気体 流量を、SiHaについては0.50sccm、CaHa については0.50sccm、N2については4×10 -4 sccm、H2については3.0slmとし、基板温 度1550℃で200分間成長させる。

【0041】このようにして作製したSiCエピタキシャルウェーハを用いて、図9に示す構造のショットキーダイオード10を作製した。ショットキー電極端部での

電界集中、絶縁破壊を抑制するために、ショットキー電 極の周囲に幅150μm、深さ0.5μmのp型ガード リング 1 4 を設けた。ガードリング 1 4 はホウ素 (B) イオン注入により形成した。Bイオン注入のエネルギー は30~280keVでトータルドーズ量は1.1×1 0<sup>13</sup>/cm<sup>2</sup>である。イオン注入のマスクには、A1 (厚さ4µm)、あるいはCVDにより形成したSiO 2膜(厚さ5μm)を用いた。注入イオン活性化のため の熱処理はアルゴンガス雰囲気中1500℃、30分の 条件で行った。アニールの後、1150℃、2時間のウ ェット酸化により熱酸化膜19を形成し、さらにCVD によって厚さ800nmのSiN膜を堆積した。次に裏 面にNi(厚さ200nm)を蒸着し、1000℃、2 0分間の熱処理を行ってオーミック電極18を形成し た。次いで表面側にTi/Al (Ti: 200nm/A 1:850nm)を蒸着してショットキー電極16を形 成した。ショットキー電極16は500℃、30分間の 熱処理を行って安定化させた。ショットキーダイオード の表面はポリイミド17を塗布して保護した。ショット キー電極16とガードリング領域14の重なりは20μ mであり、ショットキー電極 16の直径は  $300\mu m\phi$ ~3 mm φ である。これらのガードリング 14、電極パ ターン形成には、フォトリソグラフィ技術を用いた。 【0042】次に、作製された図9に示すショットキー ダイオード10の特性について説明する。ここでは、 {03-38} 面方位イオン注入層を適用したショット キーダイオード(以下、「{03-38}ショットキー ダイオード」という) 10の特性を、{0001} 面方 位イオン注入層を適用したショットキーダイオード(以 下、「{0001}ショットキーダイオード」という) と比較して説明する。なお、{0001}ショットキー ダイオードの製造方法は、 {03-38} ショットキー ダイオード10の製造方法と基本的に同じであるが、バ ッファ層を成長させる際に導入するN2の流量が8×1 O<sup>-2</sup> s c c mである点、ドリフト層を成長させる際に導 入するN<sub>2</sub>流量が3×10<sup>-3</sup>sccmである点が異な

【0043】図10は、ショットキーダイオード(1mm $\phi$ )の典型的な電流ー電圧特性を示す図である。順方向特性は結晶の面方位依存性は小さく、オン抵抗3~4m $\Omega$ cm $^2$ という良好な値が得られた。順方向特性の片対数プロットから求めた理想因子N値は1.02~1.05であり、障壁高さは $\{0001\}$ ショットキーダイオードで1.08 eV、 $\{03-38\}$ ショットキーダイオードで1.06 eVとなった。逆方向特性では1500 V以上の耐圧を達成し、しかも、-1000 V印加時のリーク電流も $10^{-4}$ A/cm $^2$ 程度と小さい。ショットキー電極16が300  $\mu$ m $\phi$ ~1 mm $\phi$ 程度の小さいダイオードでは $\{0001\}$ ショットキーダイオードでも同様のダイオード特性が得られたが、電極面積の

大きいダイオードでは両者の間に大きな差が見られた。 図11は、{03-38}ショットキーダイオード1 0、{0001}ショットキーダイオードの耐圧(平均 値)の電極面積依存性を示す図である。各電極面積につ いて、少なくとも40ケのダイオードを測定して耐圧の 平均値を求めた。 {0001} ショットキーダイオード では、電極面積が7.9×10<sup>-3</sup>cm<sup>2</sup>(1mmφ)を越 えると急激に耐圧が低下する。これに対して、 {03-38} ショットキーダイオード10は、7×10-2cm 2 (3 mm φ) の電極面積でも高い耐圧を維持してい る。この $3mm\phi$ のダイオードで耐圧1200Vを基準 にして歩留まりを求めると、{0001}ショットキー ダイオードで13%、{03-38}ショットキーダイ オード10では72%となった。また、耐圧だけでな く、-1000V印加時のリーク電流密度の平均値を電 極直径3mmφのダイオードで比較すると、{000 1)ショットキーダイオードでは9×10-2A/c 3×10-4A/cm²となり、二桁以上の差が認められ た。これは、4HSiC {03-38} 面を用いること によって、基板11からのマイクロパイプやらせん転位 の貫通が抑制され、高品質SiC結晶が得られたからで あると考えられる。また、4HSiC {03-38}面 を用いることによって成長表面、およびイオン注入によ り形成したガードリング部14の表面の平坦性がよくな り、ショットキー電極16/SiC界面での電界集中が 低減されるという効果も寄与していると思われる。本適 用例ではBイオン注入によってガードリング14を形成 したが、A1イオン注入を用いた場合でも同様の効果が ある。

【0044】(第2適用例)イオン注入層を適用した第2の例は、プレーナ型pnダイオードである。本発明に係るイオン注入層を適用して、図12に示すプレーナ型pnダイオード20を製造した。プレーナ型pnダイオード20の製造方法について説明する。

【0045】デバイス作製に用いた基板21は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製した。基板21は全てn型で、ホール効果測定によって求めたキャリヤ密度は8~9×10 $^{18}$ cm $^{-3}$ 、厚さは160~210 $\mu$ mである。この基板21の $\{03-38\}$ 面上に、CVD法によって窒素ドープn型SiC層22をエピタキシャル成長した。成長層はバッファ層22aとドリフト層22bからなり、バッファ層22aはドナー密度1~5×10 $^{17}$ cm $^{-3}$ 、膜厚は $4\mu$ m、ドリフト層22bはドナー密度1~2×10 $^{15}$ cm $^{-3}$ 、膜厚は $76\mu$ mである。CVD法によるバッファ層22aの主な成長条件は、以下の通りである。導入する気体流量を、SiH $_4$ については0.30sccm、 $C_3$ H $_8$ については1.5sccm、 $N_2$ については8×10 $^{-2}$ sccm、 $H_2$ については3.0

s1mとし、基板温度1750℃、100Torrの圧力下で10分間成長させる。また、CVD法によるドリフト層22bの主な成長条件は、以下の通りである。導入する気体流量を、 $SiH_4$ については15sccm、 $C_3H_8$ については4.5sccm、 $N_2$ については $1\times 10^{-3}sccm$ 、 $H_2$ については3.0s1mとし、基板温度1750℃、100Torrの圧力下で180分間成長させる。

【0046】ここでは、高い耐圧を得るために高純度・ 厚膜成長層を短時間で成膜できるように、高温での高速 成長を行った。このようにして作製したSiCエピタキ シャルウェーハを用いて、図12に示す構造のプレーナ 型pnダイオード20を作製した。まず、p型アノード 24を形成するために、A1イオンを720keV、4 00keV, 280keV, 160keV, 80ke V、40keV、20keVの7段階で注入した。総ド ーズ量は1.3×10<sup>15</sup>/cm<sup>2</sup>である。各注入エネル ギーのドーズ量を2.7×10<sup>13</sup>/cm<sup>2</sup> (720ke V),  $1.8 \times 10^{13} / cm^2$  (400keV), 1.2 $\times 10^{13} / \text{cm}^2 \text{ (280keV)}, 1.0 \times 10^{13} /$  $cm^2 (160keV), 7.2 \times 10^{14}/cm^2 (8)$ 0 keV),  $4.2 \times 10^{14} / \text{cm}^2$  (40 keV), 1.3×10<sup>14</sup>/cm² (20keV)とすることによ って、深さ約0.7µmのp型層の内、表面約0.2µm が1020/cm3以上の高濃度層となるドーピングプロ ファイルを形成した。次に、p型アノード領域端部での 電界集中、絶縁破壊を抑制するために、この周囲に幅3  $00\mu$ m、深さ $0.7\mu$ mのp型ガードリング 23を設 けた。ガードリング23もA1イオン注入により形成し た。A 1 イオン注入のエネルギーは同じく20~720 keVの7段階でトータルドーズ量は1.0×10<sup>13</sup>c m-2である。ガードリング23の形成時には、注入層が ボックスプロファイルとなるよう設計した。イオン注入 は全て室温で行い、イオン注入のマスクには、A1(厚 さ5μm)、あるいはCVDにより形成したSiO。膜 (厚さ6µm)を用いた。注入イオン活性化のための熱 処理はアルゴンガス雰囲気中1500℃、30分の条件 で行った。アニールの後、1150℃、2時間のウェッ ト酸化により熱酸化膜を形成し、さらに、CVDによっ て厚さ800nmのSiO2膜30を堆積した。次に裏 面にNi(厚さ200nm)29、表面側にNi/A1 (Ni: 200nm/Al: 1200nm) 27を蒸着 し、1000℃、20分間の熱処理を行ってオーミック 電極27を形成した。ダイオードの表面はポリイミド2 8を塗布して保護した。p型アノードのサイズは3mm 角(面積0.09cm²)である。

【0047】次に、作製された図12に示すプレーナ型 p n ダイオード20の特性について説明する。ここでは、{03-38}面方位イオン注入層を適用したプレーナ型p n ダイオード(以下、「{03-38}プレー

ナ型p n ダイオード」という) 20の特性を、 $\{0001\}$  面方位イオン注入層を適用したプレーナ型p n ダイオード(以下、「 $\{0001\}$  プレーナ型p n ダイオード」という)と比較して説明する。なお、 $\{0001\}$  プレーナ型p n ダイオードの製造方法は、 $\{03-38\}$  プレーナ型p n ダイオード 20の製造方法と基本的に同じであるが、バッファ層を成長させる際に導入する  $N_2$ の流量が $6\times 10^{-1}$  s c c m である点、ドリフト層を成長させる際に導入する $N_2$ 流量が $4\times 10^{-2}$  s c c m である点が異なる。

【0048】図13は、プレーナ型pnダイオード(3 mm角)の典型的な電流-電圧特性を示す図である。順 方向、逆方向特性とも、明らかな面方位依存性が見られ た。まず順方向特性に着目すると(0001)プレーナ 型pnダイオードは比較的電流が流れにくく、5A程度 以上では約12mΩcm²の直列抵抗(オン抵抗)によ って電気伝導が支配される。一方、 {03-38} プレ ーナ型p n ダイオード 2 0 では、オン抵抗は 2 ~ 3 m Ω cm<sup>2</sup>と非常に小さく、約2.8Vの立ち上がり電圧より 高い領域では急激に電流が増大する(03-38)プレ ーナ型pnダイオード20では30A(333A/c m<sup>2</sup>)という高い電流を3.9Vの電圧降下で達成するこ とができた。 {03-38} プレーナ型p n ダイオード に比べて、{0001}プレーナ型pnダイオードでは 電流が流れにくいのは、4HSiC {0001}を用い た場合には、p型アノードの表面部に形成した高濃度p 型層の電気的活性化率が低いために抵抗が高いこと、お よびこのp型層への電極の接触抵抗が高いことが原因と 考えられる。4HSiC {03-38}を用いると、室 温注入でも低抵抗・高濃度p型層が形成できるので、こ の部分の抵抗と接触抵抗を大幅に低減できる。また、逆 方向特性では {0001} プレーナ型pnダイオードの 耐圧が5210Vに留まっているのに対し(03-3 8 プレーナ型p nダイオード20では8860 Vもの 高耐圧を得ることができた。-4500V印加時のリー ク電流は、 {0001} プレーナ型p nダイオードで3 ×10<sup>-5</sup>A/cm<sup>2</sup>、{03-38}プレーナ型pnダ イオード20で5×10<sup>-8</sup> A/c m<sup>2</sup>となり、やはり明 確な差が見られた。また、絶縁破壊時のアバランシェ電 流に着目すると、{03-38}プレーナ型pnダイオ ード20では絶縁破壊時に5A(55A/cm²)まで電 流を増してもダイオードの物理的破壊に至らない安定な 特性が得られた。しかし、{0001}プレーナ型pn ダイオード20では1A(11A/cm²)を越えると 物理的破壊によって整流特性が著しく悪化するダイオー ドが大半を占めた。これは、4HSiC {03-38} 面を用いることによって、基板21からのマイクロパイ プやらせん転位の貫通が抑制され、高品質SiC結晶が 得られたからであると考えられる。

【0049】また、作製したプレーナ型pnダイオード

の+4 Vと-1000 Vの間のスイッチング特性や高温 (300℃)でのオフ特性(-3000V)の長期信頼 性には特に面方位依存性が見られなかったが、オン特性 (200A/cm2)の長期信頼性には面方位による差 が認められた。図14は、{03-38}プレーナ型p nダイオード20、{0001}プレーナ型pnダイオ ードに順方向電流18A(200A/cm2)を長時間流 し続けたときの順方向電圧降下をプロットした図であ る。 {0001} プレーナ型pnダイオードでは約30 00secを越えた付近から電圧降下が増大し始め、1 0000sec後には初期の3.6Vから4.7Vまで増 大した。しかしながら、、(03-38)プレーナ型pn ダイオード20では10000sec後も電圧降下は 3.7 Vであり、ほとんど劣化していない。この原因を 調べるために、長期信頼性試験を行ったダイオードを透 過電子顕微鏡(TEM)により観察したところ、劣化し た {0001} プレーナ型p nダイオードでは、[00 01]面に多数の積層欠陥が発生していること、および {03-38} プレーナ型pnダイオード20ではこの ような積層欠陥の発生が見られないことが分かった。こ の積層欠陥の発生機構は現在のところ明らかでないが、 III-V族半導体の発光ダイオードでは、順方向バイア ス時にキャリヤ再結合によって放射されるエネルギーが 結晶歪が大きい部分に部分転位の発生を引き起こし、こ の部分転位が最密充填面内に伸びることによって積層欠 陥が形成されることが知られている。 {0001} プレ ーナ型 p n ダイオードの場合も順方向バイアス時に同様 の現象が起こり、最密充填面に相当する[0001]面に 積層欠陥が発生したものと推測される。この積層欠陥の 影響によって少数キャリヤ寿命が低下し、順方向電圧降 下が増大したものと思われる(03-38)プレーナ型 p n ダイオード 2 0 の場合にこのような積層欠陥の発生 が抑制される理由は、この面ではSiとC原子が適度に 混在するので、PN接合界面における歪が非常に小さ く、部分転位や積層欠陥などの欠陥が発生しにくいもの と思われる。また、イオン注入後のアニールによって損 傷がほぼ完全に除去できるので、欠陥発生の引き金にな る歪や点欠陥の集合体が非常に少ないことも寄与してい る。なお、この実施例ではA1イオン注入によってガー ドリング23を形成したが、Bイオン注入を用いた場合 でも同様の効果がある。

【0050】(第3適用例)イオン注入層を適用した第3の例は、Nチャネル反転MOSFETである。本発明に係るイオン注入層を適用して、図15に示すNチャネル反転MOSFET40を製造した。Nチャネル反転MOSFET40の製造方法について説明する。

【0051】用いた基板41は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製した。基板41は全てp型で、ショットキー障壁の容量-電圧特性から求めた実効アクセプタ密度

は3~5×10<sup>18</sup>/c m³、厚さは380~420 $\mu$ m である。この基板11の $\{03-38\}$  面に、CVD法 によってホウ素ドープp型SiC層42をエピタキシャル成長した。p型SiC成長層42のアクセプタ密度は5~8×10<sup>15</sup>/c m³、膜厚は4 $\mu$ mである。CVD 法によるp型SiC層42の成長条件は以下の通りである。導入する気体流量を、SiH<sub>4</sub>については0.50 sccm、C<sub>3</sub>H<sub>8</sub>については0.66 sccm、B<sub>2</sub>H<sub>6</sub>については1×10<sup>-5</sup> sccm、H<sub>2</sub>については3.0 slmとし、基板温度1500℃で100分間成長させる。

【0052】このようにして作製したSiCエピタキシャルウェーハを用いて、図15に示す構造のNチャネル反転型MOSFET40を作製した。まず、試料をRCA洗浄し、HFデイップした後、ウェット酸化によりゲート酸化膜48を形成した。酸化条件は、1100℃、25分である。ゲート酸化膜48の厚さは46~53 nmである。ウェット酸化の後、酸化と同じ温度でアルゴン雰囲気、30分間のアニールを行った。

【0053】次に、 $SiH_4$ を原料ガスに用いた減圧C VD法によって700℃で多結晶Si(厚さ $1.6\mu$  m)を堆積し、 $POC1_3$ を用いて900℃で燐(P)を拡散して低抵抗n型多結晶Si を形成した。この多結晶Si を $CF_4$ と $O_2$  ガスを用いた反応性イオンエッチングによってパターニングし、幅 $4\mu$ m、幅200 $\mu$ mの多結晶Si ゲート47を形成した。続いて、この多結晶Si ゲート47を形成した。続いて、この多結晶Si ゲート電極をマスクに窒素(N)イオンを注入してソース領域 44、ドレイン領域 43 を形成した。Nイオン注入は120 keV、70 keV、40 keV、25 keVの4段階で行い、総ドーズ量は $2\times10^{15}$ /cm2である。イオン注入は室温で行い、注入イオン活性化のための熱処理はアルゴンガス雰囲気中1200℃、30 分の条件で行った。

【0054】次に、ソース電極46、ドレイン電極45としてチタン/アルミ(Ti:30nm、A1:250nm)を形成し、850℃で30分間の熱処理を施した。これらの選択的イオン注入用マスクや電極金属のパターニングには、フォトリソグラフィ技術を用いた。ここで用いた自己整合プロセスは、デバイス作製のマスク数の低減、工程数の低減だけでなく、デバイスの微細化、ゲート・ドレイン間やゲート・ソース間の寄生容量の低減に有効である。

001  $\}$  Nチャネル反転MOSFETの製造方法は、 $\{03-38\}$  Nチャネル反転MOSFET40の製造方法と基本的に同じであるが、p型SiC層を成長させる際に導入する $B_2H_6$ の流量が $4\times10^{-6}$  sccmである点、ウェット酸化後のアニールの条件が1150  $\mathbb C$ 、2時間である点が異なる。アニールの条件が異なるのは、 $\{03-38\}$  面を用いた場合は、 $\{0001\}$  面を用いた場合に比べて酸化速度が非常に速いためである

【0056】図16は、MOSFETの典型的なゲート 特性(ドレイン電圧0.1 Vの線形領域)を示す図であ る。図16に示されるように、作製したMOSFETの ドレイン特性には明確な線形領域と飽和領域が見られ、 MOSFETとしての動作が確認された。 {0001} Nチャネル反転MOSFETは、9.8Vという高いし きい値電圧を示し、かつゲート電圧を15Vまで増して もドレイン電流が1μA以下に留まっている。一方、 {03-38} Nチャネル反転MOSFET40は、し きい値電圧が4.4Vと低く、ゲート電圧の増大に対し てドレイン電流が急峻に立ち上がる良好な特性が得られ た。このゲート特性から求めた線形領域での実効チャネ ル移動度は、{0001} Nチャネル反転MOSFET で4.5cm²/Vs、{03-38} Nチャネル反転M OSFET40で86cm²/Vsとなり4HSiC {0 3-38 を用いることによって約20倍の高いチャネ ル移動度を達成することができた。飽和領域で求めた電 界効果移動度も {0001} Nチャネル反転MOSFE Tで3.1cm<sup>2</sup>/Vs、{03-38} Nチャネル反転 MOSFET40で72cm²/Vsとなり、大きな違い が見られた。

【0057】このMOSFET特性の面方位による違い は主に三つの原因による。一つは、MOS界面の品質の 違いである。MOSキャパシタの容量-電圧特性や、M OSFETの温度特性から4HSiC {03-38}面 ではMOS界面の欠陥密度が4HSiC(0001)面 より約1桁少ないことが分かっている。したがって、 **{03-38} Nチャネル反転MOSFET40では、** 反転層において電子のトラップや散乱が起こりにくいの で、高いチャネル移動度が得られる。二番目の理由は、 MOS界面の平坦性の違いである。上述したように、4 HSiC {0001} 面に高ドーズのイオン沖入をして アニールを行うと、マクロステップが発生して表面の平 坦性が悪化する。MOS反転層チャネルは非常に薄いの で、このようなMOS界面の平坦性には敏感であり、平 坦性が悪化するとチャネル移動度も低下する4HSiC {03-38} 面では、高ドーズのイオン注入、アニー ルを行っても優れた平坦性が維持されるので、高いチャ ネル移動度が得られる。もう一つの理由は、ソース領域 44、およびオーム性電極の接触抵抗である。Nチャネ ル反転MOSFETの作製時に同じウェーハ上に作製し

たテストパターンを評価した結果、今回のプロセスで形 成したn型ソース領域のシート抵抗が4HSiC {00 01} 面で2300Ω/□、4HSiC {03-38} 面で $210\Omega/\Box$ であることが分かった。また、このソ - ス領域44への接触抵抗率は4HSiC {0001} 面で8×10-4Ωcm<sup>2</sup>、4HSiC {03-38}面 で3×10<sup>-6</sup>Ωcm<sup>2</sup>であった。このように、4HSi C {03-38} 面を用いることによって、寄生抵抗成 分を一桁以上低減できたことも、上記のMOSFET特 性の向上に大きく寄与している。従来、SiCのデバイ スプロセスではイオン注入層の活性化と損傷低減に要す るアニール温度がSiの融点(1420℃)より高いた めに、自己整合プロセスの適用は困難とされてきた。し かしながら、4HSiC {03-38} 面を用いること によって室温注入でもイオン注入後のアニール温度を大 幅に低減できるので、自己整合プロセスを採用しても高 性能MOSFETを作製できることが分かった。ここで は、Nチャネル反転MOSFETについて述べたが、A 1イオン注入によってソース領域、ドレイン領域を形成 するPチャネル反転MOSFETや、CMOSデバイス の作製にも4HSiC {03-38} 面の活用が非常に 有効である4HSiC{03-38}面を用いて低温イ オン注入プロセスを使えば、微細CMOS論理ゲートや オペアンプなどの高温動作高速集積回路の実現が可能で ある。

【0058】(第4適用例)イオン注入層を適用した第4の例は、Nチャネル縦型DI(Double Implanted)MOSFETである。本発明に係るイオン注入層を適用して、図17に示すNチャネル縦型DIMOSFET50を製造した。縦型のSiパワーMOSFETは二重拡散などのプロセスによって作製されるが、SiCではp型ウェル、n型ソースなどを形成するのにイオン注入技術が不可欠となる。この構造では、イオン注入によって形成したp型領域とエピタキシャル成長によって形成したn型ドリフト層のpn接合によって耐圧を維持する。Nチャネル縦型DIMOSFET50の製造方法について説明する。

【0059】デバイス作製に用いた基板51は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製した。基板51は全てn型で、ホール効果測定によって求めたキャリヤ密度は $8\sim9\times10^{18}/c$  m³、厚さは $160\sim210\mu$ mである。このデバイスでは縦方向に電流を流すため、基板51の抵抗を下げ、かつ薄い基板51を用いるのが有効である。この基板51の $\{03-38\}$  面上に、CVD法によって窒素ドープn型SiC層52をエピタキシャル成長した。成長層はバッファ層52aとドリフト層52bからなり、バッファ層52aはドナー密度 $1\sim6$  m²、膜厚は $18\mu$ mである。C

【0060】このようにして作製したSiCエピタキシャルウェーハを用いて、図17に示す構造の縦型DIMOSFET50を作製した。まず、アルミ(A1)イオンを注入して深さ $0.7\mu$ m、アクセプタ密度約 $0.5\sim3\times10^{17}$ /cm³のp型ウェル領域53を形成した。A1イオン注入は560keV、420keV、300keV、180keV、100keV、50keVの6段階で行い、総ドーズ量は $1.4\times10^{13}$ /cm²である。このとき、p型ウェル53の深い領域は接合近傍での電界集中を緩和するために $10^{17}$ /cm³以上の密度、浅い領域は1.20型反転層を得るためのしきい値電圧を低減し、かつ高いチャネル移動度を得るために $10^{16}$ /cm³台のドーパント密度になるように設計して作製した。

【0061】次に、ソース領域54、ドレイン領域55 の形成のために、燐(P)イオンを注入して低抵抗 n型 領域を作製した。Pイオン注入は180keV、110 keV、60keV、30keVの4段階で行い、総ド ーズ量は2×10<sup>15</sup>/cm<sup>2</sup>である。イオン注入はとも に室温で行った。また、デバイス端部での絶縁破壊を抑 制するために、活性領域の周囲に幅250μm、深さ 0.7µmのp型ガードリングを設けた。ガードリング はホウ素(B)イオン注入により形成した。Bイオン注 入のエネルギーは30~360keVでトータルドーズ 量は1.2×10<sup>13</sup> c m<sup>-2</sup>である。イオン注入のマスク には、A1(厚さ5µm)、あるいはCVDにより形成 した $SiO_2$ 膜(厚さ $6\mu m$ )を用いた。注入イオン活 性化のための熱処理はアルゴンガス雰囲気中1500 ℃、30分の条件で行った。チャネル長は2µm、セル ピッチ (ストライプ構造) は22μmである。

【0062】次に、試料をRCA洗浄し、HFデイップした後、ドライ酸化によりゲート酸化膜58を形成した。酸化条件は1150°C、25分であり、形成されるゲート酸化膜の厚さは44~51nmである。

【0063】このゲート酸化のあと、減圧CVD法によって基板温度850℃で厚さ約1μmの多結晶Siを堆積し、燐を850℃の拡散によりドーピングし、低抵抗 n型多結晶Siを形成した。次に、反応性イオンエッチングによってこの多結晶Siを部分的にエッチングして

ゲート電極 60 を作製した。次に、ゲート・ドレイン間の絶縁用の $SiO_2$ 膜(厚さ約 $0.8\mu$ m)60 を基板温度 500 ℃のプラズマ CVD 法によって堆積した。この後、裏面全面にニッケル(Ni:200 nm)を蒸着し、ドレイン電極 59 とした。表面側のソース電極 56 にはニッケル/アルミ(Ni:100 nm/A 1:400 nm)を用い、両方の電極を 950 ℃で 15 分間の熱処理を施すことによって良好なオーミック接触を得た。これらの選択的イオン注入用マスクや電極金属のパターニングには、フォトリソグラフィ技術を用いた。この縦型MOSFET50の活性領域の面積は  $9\times10^{-2}$  cm²(3 mm角)である。

【0064】次に、作製された図17に示すNチャネル 縦型DIMOSFET50の特性について説明する。こ こでは、 {03-38} 面方位イオン注入層を適用した Nチャネル縦型DIMOSFET (以下、「{03-3 8 Nチャネル縦型DIMOSFET」という) 50の 特性を、《0001》面方位イオン注入層を適用したN チャネル縦型DIMOSFET (以下、「{0001} Nチャネル縦型DIMOSFET」という)と比較して 説明する。なお、{0001} Nチャネル縦型DIMO SFETの製造方法は、 {03-38} Nチャネル縦型 DIMOSFET50の製造方法と基本的に同じである が、バッファ層を成長させる際に導入するN。の流量が 8×10<sup>-2</sup> s c c mである点、ドリフト層を成長させる 際に導入するN<sub>2</sub>の流量が2×10<sup>-3</sup>sccmである 点、ゲート酸化膜を形成するための酸化条件が1150 ℃、3時間である点が異なる。

【0065】図18は、低ドレイン電圧領域における縦 型DIMOSFET (3mm角)の典型的なドレイン特 性を示す図、図19は高ドレイン電圧領域における縦型 DIMOSFET (3mm角)の典型的なドレイン特性 を示す図である。 (0001) Nチャネル縦型DIMO SFET、{03-38} Nチャネル縦型D I MOSF ET50は共に明確な線形領域と飽和領域が見られ、M OSFETとして動作したが、その特性にはやはり大き な差が見られた。 {0001} Nチャネル縦型DIMO SFETは、ゲート電圧を15Vまで増してもドレイン 電流が500mA以下に留まっている。一方、{03-38 Nチャネル縦型DIMOSFET50は、比較的 小さいゲート電圧、ドレイン電圧で9A(100A/c m²)以上のドレイン電流が流れ、ゲート電圧15Vの ときには、ドレイン電圧3.4 Vで9A(100A/c m<sup>2</sup>)を達成した。この特性からオン抵抗を見積もると  $34 \,\mathrm{m}\Omega \,\mathrm{c}\,\mathrm{m}^2$ となり、非常に良好な値が得られた。ち なみに、{0001} Nチャネル縦型DIMOSFET では、オン抵抗が $970 m\Omega c m^2$ と大きかった。これ に対し {03-38} Nチャネル縦型DIMOSFET 50においてオン抵抗が小さかったのは、一つには4H SiC {03-38}を用いることによってMOSチャ

ネル移動度が大幅に向上したためである。このチャネル 移動度の向上には、MOS界面の欠陥密度の低減と優れ た平坦性の両方が寄与している。 {0001} Nチャネ ル縦型DIMOSFETではチャネル移動度が極めて低 いために、オン抵抗がドリフト領域の抵抗ではなく、M OSチャネル抵抗によって支配されてしまう。また、こ つ目の重要な理由は、ソース領域54、およびオーム性 電極の接触抵抗の差である。Nチャネル総型DIMOS FETの作製時に同じウェーハ上に形成したテストパタ ーンを評価した結果、今回のプロセスで形成したn型ソ ース領域のシート抵抗が4HSiC {0001} 面で1 260Ω/□、4HSiC {03-38} 面で110Ω/ □であることが分かった。また、このソース領域への接 触抵抗率は4HSiC {0001} 面で9×10-4Ωc  $m^2$ 、4HSiC {03-38} 面で3×10-6Ωcm<sup>2</sup> であった。このように、4HSiC {03-38} 面を 用いることによって、寄生抵抗成分を一桁以上低減でき たことも、上記のMOSFET特性の向上に大きく寄与 している。

【0066】次に、この3mm角のDIMOSFETにつき、ゲート電圧0V時(オフ状態)のドレイン耐圧を調べたところ、{0001} Nチャネル縦型DI MOSFETで1720V、{03-38} Nチャネル縦型DI MOSFET50で2680Vとなり、大きな差が見られた。これは4HSiC {03-38} を用いることによってデバイス活性領域となるSiCエピタキシャル成長層中52の欠陥密度、特にマイクロパイプ密度が低減されたからであると考えられる。この3mm角の{03-38} Nチャネル縦型 DIMOSFET50では、ゲート電圧15V、ドレイン電圧3.8Vで10A以上のオン電流を流すことができた。

【0067】(第5適用例)イオン注入層を適用した第5の例は、高周波MESFETである。本発明に係るイオン注入層を適用して、図20に示す高周波MESFET70の製造方法について説明する。

【0068】用いた基板71は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製した。基板71はアンドープ成長によって作製した高抵抗ウェーハで、電流ー電圧特性から概算した抵抗率は10 $^6$ Ωcmであり、厚さは280~320  $\mu$ mである。基板71上に、CVD法によってアンドープのバッファ層72a、窒素(N)ドープ $^1$ 型チャネル層72bを連続的にエピタキシャル成長した。バッファ層72aの実効ドナー密度は1×10 $^1$ 4/cm $^3$ 以下、膜厚は5 $\mu$ m、チャネル層のドナー密度は3×10 $^1$ 7/cm $^3$ 、膜厚は0.2 $\mu$ mである。CVD法によるバッファ層72aの主な成長条件は、以下の通りである。導入する気体流量を、SiH4については0.30sccm、C3

 $H_8$ については $0.50 \, \mathrm{sc\,cm}$ 、 $H_2$ については $3.0 \, \mathrm{sl\,m}$ とし、基板温度 $1520 \, \mathrm{C}$ で $120 \, \mathrm{flm}$  成長させる。また、CVD法によるチャネル層 $72 \, \mathrm{bo}$  主な成長条件は、以下の通りである。導入する気体流量を、Si $H_4$ については $0.15 \, \mathrm{sc\,cm}$ 、 $C_3 \, H_8$ については $0.10 \, \mathrm{sc\,cm}$ 、 $N_2$ については $2 \times 10^{-2} \, \mathrm{sc\,cm}$  所、 $H_2$ については $3.0 \, \mathrm{sl\,m}$ とし、基板温度 $1520 \, \mathrm{C}$ で $10 \, \mathrm{flm}$  成長させる。

【0069】このようにして作製したSiCエピタキシ ャルウェーハを用いて、図20に示す構造の高周波ME SFET70を作製した。まず、蒸着とフォトリソグラ フィによって形成したA1(厚さ1.5µm)をマスク に用いて、反応性イオンエッチング(RIE)によって 素子分離のための溝を形成した。RIEにはSF6とO2 をエッチングガスに用い、圧力0.08 Torr、高周 波電力120Wの条件で行った。このときのエッチング 速度は約60nm/minであり、20分間のエッチン グによって深さ約1.2µmの溝を形成した。次に、こ のRIEに用いたA1マスクをパターニングすることに よってイオン注入用のマスクとし、窒素(N)イオンを 注入して低抵抗 n型のソース領域74、ドレイン領域7 3を形成した。Nイオン注入は70keV、40ke V、25keV、10keVの4段階で行い、総ドーズ 量は3×1015/cm2である。イオン注入は室温で行 い、注入イオン活性化のための熱処理はアルゴンガス雰 囲気中1200℃、30分の条件で行った。さらに、ソ ース領域74、ドレイン領域73のオーム性電極として ニッケル(Ni: 200nm)を蒸着し、リフトオフ・ プロセスによりパターンを形成した後、900℃、10 分間の熱処理を加えた。

【0070】次に、電子線露光とリフトオフ・プロセスを用いて微細なショットキーゲート電極77を形成した。ゲート電極材料にはチタン/プラチナ/金(Ti:10nm、Pt:120nm、Au:350nm)を用い、電極77を形成した後、400℃、20分間の熱処理を行ってショットキー電極77の安定化を図った。ソース電極76、ドレイン電極75上に厚さ800nmのA1を堆積した後、GaAsMESFETの作製で用いられるプロセスによってAuのエアブリッジを作製し、ソース・フィンガーを接続した。作製した高周波MESFET70のゲート長は0.4 $\mu$ m、ゲート幅は900 $\mu$ m、ソース・ゲート間距離は0.4 $\mu$ m、ゲート・ドレイン間距離は1.2 $\mu$ mである。

【0071】次に、作製された図20に示す高周波ME SFET70の特性について説明する。ここでは、 $\{03-38\}$  面方位イオン注入層を適用した高周波MES FET (以下、「 $\{03-38\}$  高周波MESFET」 という)70の特性を、 $\{0001\}$  面方位イオン注入 層を適用した高周波MESFET (以下、「 $\{0001\}$  高周波MESFET」という)と比較して説明す る。なお、 $\{0001\}$  高周波MESFETの製造方法は、 $\{03-38\}$  高周波MESFET70の製造方法と基本的に同じであるが、チャネル層を成長させる際に導入する $N_2$ の流量が $1\times10^{-3}$ sccmである点が異なる。

【0072】作製した高周波MESFETのドレイン特 性には明確な線形領域と飽和領域が見られ、MESFE Tとしての動作が確認された。MESFETの典型的な ドレイン特性を図21(a)及び(b)に示す。MES FETの直流特性の性能指標となる相互コンダクタンス gmを見積もると、ゲート電圧OV、ドレイン電圧10 Vの条件において {0001} 高周波MESFETでg m=58mS/mm、{03-38} 高周波MESFE T70ではgm=74mS/mm となった。この違いは 主に、ソース領域64、およびオーム性電極の接触抵抗 の差に起因すると考えられる。高周波MESFETの作 製時に同じウェーハ上に作製したテストパターンを評価 シート抵抗が4HSiC {0001} 面で1830Ω/ □、4HSiC {03-38} 面で186Ω/□である ことが分かった。また、このソース領域への接触抵抗率 は4HSiC  $\{0001\}$  面で8× $10^{-4}\Omega$ cm<sup>2</sup>、4 HSiC  $\{03-38\}$  面で $3\times10^{-6}\Omega$  c  $m^2$  であっ た。このように、4HSiC {03-38} 面を用いる ことによって、寄生抵抗成分を一桁以上低減できたこと も、上記のMESFET特性の向上に大きく寄与してい る。オフ時のドレイン耐圧は {0001} 高周波MES FETで120V、{03-38} 高周波MESFET 70では155Vであった。これは、4HSiC (03 -38 面を用いることによって、基板71からのマイ クロパイプやらせん転位の貫通が抑制され、高品質Si C結晶が得られたからであると考えられる。また、4H SiС {03-38} 面を用いることによって成長表面 の平坦性が良くなり、ショットキー電極77/SiC界 面での電界集中が低減されるという効果も寄与している と思われる。

【0073】次に、このMESFETの高周波特性をオン・ウェーハのマイクロ波測定装置で評価した結果を図22に示す。ドレイン電圧50Vの条件でテストしたときの遮断周波数 f t と最高発振周波数 f maxを求めた $\{0001\}$  高周波MESFETでは f t = 6.2 GHz、f max = 16 GHz、 $\{03-38\}$  高周波MESFETの方が優れた特性が得られた。また、周波数3 GHzでの性能テストを行った結果、最高パワー密度が $\{0001\}$  高周波MESFETで2.1 W/mm  $\{03-38\}$  高周波MESFETで3.4 W/mm  $\{03-38\}$  高周波MESFETの方が高い出力

が得られた。このように、4 H S i C {03-38} 面 を用いることによって優れた高周波特性が得られたのは、上述のように、ソース領域7 4、およびオーム性電極の接触抵抗などの寄生抵抗が大幅に低減できるからである。

【0074】(第6適用例)イオン注入層を適用した第 6の例は、スーパージャンクション(SJ)構造のショ ットキーダイオードである。本発明に係るイオン注入層 を適用して、図23に示すSJ構造のショットキーダイ オード80を製造した。SJ構造のショットキーダイオ ードについて説明する。Siパワーデバイスでは、単一 のpn接合、あるいはショットキー障壁の逆バイアス状 態を用いてオフ状態(高耐圧の維持)を実現しているの に対し、SJ構造では通常のpn接合(あるいはショッ トキー障壁)のn型領域に、高電圧が印加される方向と は垂直方向に多層のpn接合が形成される。オフ状態で は、これら多層pn接合が互いに逆バイアスになるの で、空乏層が二次元的に広がる。このとき、適切に空乏 層内の空間電荷分布を設計すれば、ドリフト領域内の電 界分布を均一にできる。この結果、比較的高濃度ドーピ ングを行った低抵抗層を用いても高い耐圧を維持できる ようになり、高耐圧かつ低オン抵抗のパワーデバイスを 実現することが出来る。このSJ構造は古くから提唱さ れていたが、当時は多層pn接合を制御良く作製する技 術が確立されていなかったので実用化はされなかった。 最近の半導体加工技術の進展によって、このような多層 p n接合の形成と空間電荷分布の精密制御が可能にな り、SiパワーMOSFETの分野で実用化が進められ ている。このSJ構造がSiCに対しても有効であるの は明らかである。

【0075】次に、SJ構造のショットキーダイオード の製造方法について説明する。デバイス作製に用いた基 板81は、改良レーリー法によって成長したインゴット をスライスし、鏡面研磨することによって作製した。基 板81は全てn型で、ホール効果測定によって求めたキ ャリヤ密度は1~2×10<sup>19</sup>/cm<sup>3</sup>、厚さは160~ 210μmである。このデバイスでは縦方向に電流を流 すため、基板81の抵抗を下げ、かつ薄い基板81を用 いるのが有効である。この基板81の{03-38}面 上に、CVD法によって窒素ドープn型SiC層をエピ タキシャル成長した。成長層はバッファ層82とドリフ ト層83からなり、バッファ層82はドナー密度1~5 ×10<sup>17</sup>/cm<sup>3</sup>、膜厚は2μm、ドリフト層83はド ナー密度4×10<sup>16</sup>/cm<sup>3</sup>、膜厚は3.5μmであ る。CVD法によるバッファ層82の主な成長条件は、 以下の通りである。導入する気体流量を、SiH4につ いては0.30sccm、C3Hgについては0.30s ては3.0slmとし、基板温度1520℃で45分間 成長させる。また、CVD法によるドリフト層83の主

な成長条件は、以下の通りである。導入する気体流量を、 $SiH_4$ については0.50sccm、 $C_3H_8$ については0.50sccm、 $N_2$ については $2\times10^{-3}sccm$ 、 $H_2$ については3.0slmとし、基板温度1520でで60分間成長させる。

【0076】このSiCエピウェハ上に減圧CVD法に よって厚さ6µmのSiO,膜を堆積した。このSiO, 膜上にA1を蒸着し、フォトリソグラフィによって幅2 μmのストライプ状のパターンを形成した。このA1パ ターンをマスクとして、CF<sub>4</sub>とO<sub>2</sub>ガスを用いた反応性 イオンエッチングによってSiО₂膜を選択的にエッチ ングした。次に、ストライプ状のパターンに加工された Si〇。膜をマスクとして高エネルギーイオン注入を行 い、n型成長層(ドリフト層)83の一部をp型に変換 した。高エネルギーイオン注入によって成長層を貫通す る深いp型領域83aを形成した。注入イオンはA1+ であり、注入エネルギーは30keV~6500keV の15段階でトータルドーズ量は、3×10<sup>13</sup>/cm<sup>2</sup> である。イオン注入時の試料加熱は行わない。注入イオ ン活性化のための熱処理はアルゴンガス雰囲気中160 0℃、30分の条件で行った。このイオン注入によっ て、幅約2μmのストライプ状の注入領域はアクセプタ 密度が約4×1016/cm3のp型(深さ約3.5μ m)となり、SJ構造が形成される。

【0077】このようにして作製したSJ構造を有する SiCエピタキシャルウェハを用いて、図23に示す構 造のSJショットキーダイオード80を作製した。ま ず、ショットキー電極端部での電界集中、絶縁破壊を抑 制するために、ショットキー電極の周囲に幅150μ m、深さ0.5µmのp型ガードリング84を設けた。 ガードリング84は、ホウ素(B)イオン注入によって 形成した。Bイオン注入のエネルギーは30~280k e Vでトータルドーズ量は1.1×10<sup>13</sup>/cm<sup>2</sup>であ る。イオン注入のマスクには、A1(厚さ4μm)、あ るいはCVDにより形成したSiO。膜(厚さ5μm) を用いた。注入イオン活性化のための熱処理はアルゴン ガス雰囲気中1500℃、30分の条件で行った。アニ ールの後、1150℃、2時間のウェット酸化により熱 酸化膜87を形成し、さらに、CVDによって厚さ80 OnmのSiN膜88を堆積した。

【0078】次に、裏面にNi(厚さ200nm)を蒸着し、1000℃、20分間の熱処理を行ってオーミック電極90を形成した。続いて、表面側にTi/A1(Ti:200nm/A1:850nm)を蒸着し、ショットキー電極86を形成した。ショットキー電極86は、500℃、30分間の熱処理を行って安定化させた。ダイオードの表面はポリイミド89を塗布して保護した。ショットキー電極86とガードリング84の重なりは20μmであり、ショットキー電極86の直径は3mmφである。

【0079】次に、作製された図23に示すSJショットキーダイオード80の特性について説明する。ここでは、 $\{03-38\}$  面方位イオン注入層を適用したSJショットキーダイオード(以下、「 $\{03-38\}$  SJショットキーダイオード」という)80の特性を、 $\{0001\}$  面方位イオン注入層を適用したSJショットキーダイオード(以下、「 $\{0001\}$  SJショットキーダイオード(以下、「 $\{0001\}$  SJショットキーダイオードの製造方法は、 $\{03-38\}$  SJショットキーダイオード80の製造方法と基本的に同じであるが、バッファ層82を成長させる際に導入する $N_2$ の流量が $1\times10^{-2}$  sccmである点、ドリフト層83を成長させる際に導入する $N_2$ の流量が $1\times10^{-2}$  sccmである点が異なる。

【0080】図24は、SJショットキーダイオード (3mmφ)の典型的な電流-電圧特性を示す図であ る。順方向特性は、結晶の面方位依存性は小さく、オン 抵抗 $0.5\sim0.7$ m $\Omega$ c $m^2$ という良好な値が得られ た。順方向特性の片対数プロットから求めた理想因子
n 値は、1.02~1.05であり障壁高さは(000 1 S J ショットキーダイオードで1.09 e V、{0 3-38 | SJショットキーダイオード80で1.18 eVとなった。これに対して、逆方向特性では用いた面 方位によって大きな差が見られた。 {0001} SJシ ョットキーダイオードでは、最高耐圧が580V、平均 耐圧が362Vに留まっているのに対し、 {03-3 8) SJショットキーダイオード80では、最高耐圧が 764 V、平均耐圧が612 Vとなり、優れた特性が得 られた。また、耐圧だけでなく、-300V印加時のリ 一ク電流密度の平均値を電極直径3mmφのダイオード で比較すると、 {0001} SJショットキーダイオー ドでは3×10<sup>-1</sup>A/cm<sup>2</sup>、{03-38} SJショ ットキーダイオード80では1×10-4A/cm2とな り、三桁以上の差が認められた。これは、4HSiC {03-38}面を用いることによって、基板81から のマイクロパイプやらせん転位の貫通が抑制され、高品 質SiC結晶が得られたからであると考えられる。ま た、4HSiC {03-38} 面を用いることによっ て、成長表面、及びイオン注入によって形成されたSJ 部、及びガードリング84部の平坦性が良くなり、ショ ットキー電極/SiC界面での電極集中が低減されると いう効果も寄与していると思われる。この実施例では、 Bイオン注入によってガードリング84を形成したが、 A1イオン注入を用いた場合でも同様の効果がある。イ オン注入によって形成されたSJ構造を4HSiC {O 3-38 MOSFETに適用すれば、高耐圧、低損失 の優れたパワートランジスタを実現できる。

【0081】以上、本発明の実施形態について詳細に説明してきたが、本発明は上記実施形態に限定されるものではない。

【0082】上記実施形態においては、窒素(N)、燐(P)、アルミ(A1)、ホウ素(B)イオンを注入したイオン注入層について説明したが、例えば、砒素(As)やガリウム(Ga)、インジウム(In)等の上記以外のイオンを注入することとしても良い。

#### [0083]

【発明の効果】本発明によれば、イオン注入層が $\{03-38\}$ 面から10°以内の角度 $\alpha$ のオフ角を有する面方位に広がることによって、結晶の乱れが少ないイオン注入層を実現することができる。

#### 【図面の簡単な説明】

【図1】イオン注入層を説明するための図である。

【図2】イオン注入層のRBSスペクトルを示す図であ る.

【図3】イオン注入層のシート抵抗の注入ドーズ量依存性を示す図である。

【図4】イオン注入層における注入イオンの電気的活性 化率のアニール温度依存性を示す図である。

【図5】イオン注入層のシート抵抗のアニール温度依存性を示す図である。

【図6】イオン注入層の接触抵抗率のアニール温度依存性を示す図である。

【図7】イオン注入層のシート抵抗の注入層アニール温度依存性を示す図である。

【図8】イオン注入層の接触抵抗率の注入層アニール温度依存性を示す図である。

【図9】イオン注入層が適用されたショットキーダイオードを示す図である。

【図10】ショットキーダイオードの電流 - 電圧特性を示す図である。

【図11】ショットキーダイオードの耐圧 (平均値)の 電極面積依存性を示す図である。

【図12】イオン注入層が適用されたプレーナ型p nダ

イオードを示す図である。

【図13】プレーナ型pnダイオード (3mm角)の電流-電圧特性を示す図である。

【図14】プレーナ型pnダイオードに順方向電流を長時間流したときの順方向電圧降下をプロットした図である。

【図15】イオン注入層が適用されたNチャネル反転M OSFETを示す図である。

【図16】 Nチャネル反転MOSFETのゲート特性を 示す図である。

【図17】イオン注入層が適用されたNチャネル縦型DIMOSFETを示す図である。

【図18】低ドレイン電圧領域における縦型DIMOS FET (3mm角)のドレイン特性を示す図である。

【図19】高ドレイン電圧領域における縦型DIMOS FET (3mm角)のドレイン特性を示す図である。

【図20】イオン注入層が適用された高周波MESFE Tを示す図である。

【図21】(a), (b)は、高周波MESFETの典型的なドレイン特性を示す図である。

【図22】高周波MESFETの高周波特性をオン・ウェーハのマイクロ波測定装置で評価した結果を示す図である。


【図23】イオン注入層が適用されたSJショットキー ダイオードを示す図である。

【図24】SJショットキーダイオード( $3mm\phi$ )の電流一電圧特性を示す図である


#### 【符号の説明】


10…ショットキーダイオード、11…基板、12…窒素ドープn型SiC層、12a…バッファ層、12b…ドリフト層、14…ガードリング、16…ショットキー電極、17…ポリイミド、18…オーミック電極、19…酸化膜。


【図1】





【図15】







































## 【図22】




## 【図23】

ドレイン電圧 (V)







フロントページの続き								
(51) Int. Cl	.7 識別記号	FΙ					(参考)	
H01L	29/78 652	HO1L 29/78	8	3	0 1 B		123,	
	21/336			3	01Q			
	21/338			6	58A			
	29/812	29/8	0		В			
	21/329	29/9	1		Α			
	29/861	•			F			
(71)出願人		Fターム(参考)	4G077	AAO3 BE	08 DB01	ED05	ED06	
	三菱商事株式会社			FD02 FE				
	東京都千代田区丸の内2丁目6番3号		4M104	AAO3 BB	14 CC03	DD26	FF35	
(72)発明者	木本 恒暢			GG03				
	京都府京都市伏見区桃山町松平筑前エルシ		5F102	GB01 GC	01 GD01	GJ02	GR01	
	ティ桃山筑前605	(		GS02 GS	04 GT03	HC01	HC07	
(72)発明者	塩見、弘			HC16				
	大阪府吹田市原町1-6-19		5F140	AAOO AA	27 BA02	BA16	BA20	
(72)発明者	松波 弘之			BEO2 BE	03 BE07	BE17	BF01	
	京都府八幡市西山足立1-9			BF04 BG	28 BG31	BG38	BH21	
				BJ07 BJ	11 BJ15	BK13	BK21	